SES Steuerungen

Die Version 1 des Schuft2-Computers besteht aus 4 Baugruppen:

CPU mit Takterzeugung
Speicherplatine mit 32 kBit X 16 nichtflüchtigem Speicher
Interface zu den Eingabe-Schaltern und -Tastern
Interface zu den Status-LEDs und den 7-Segment-Anzeigen

Verbunden werden die 4 Leiterplatten über VG64-AC-Steckverbinder und eine Backplane

Als Backplane wird in der Version 1 aus Kostengründen eine käufliche Leiterplatte mit 10 VG-Steckerplätzen verwendet, wobei nur die ersten 4 Slots benutzt werden.

Schuft2 V1 Steckerbelegung

	CPU		Mem1		I/O1		I/O2
			64kB NV-RAM		Schalter, Befehlstasten		7-Segment-Anzeigen
Pin- Nr.	Reihe A	Reihe C	Reihe A	Reihe C	Reihe A	Reihe C	Reihe A	Reihe C
1	VCC	VCC	VCC	VCC	VCC	VCC	VCC	VCC
2	AD0	AD1	AD0	AD1	~IO-ADR00	~IO-ADR02	~IO-ADR00	~IO-ADR02
3	AD2	AD3	AD2	AD3	~IO-ADR04	~IO-ADR06	~IO-ADR04	~IO-ADR06
4	AD4	AD5	AD4	AD5	~IO-ADR08	~IO-ADR0A	~IO-ADR08	~IO-ADR0A
5	AD6	AD7	AD6	AD7	~IO-ADR0C	~IO-ADR0E	~IO-ADR0C	~IO-ADR0E
6	AD8	AD9	AD8	AD9	~VI	~NVI	~VI	~NVI
7	AD10	AD11	AD10	AD11	~NMI	~BUSRQ	~NMI	~BUSRQ
8	AD12	AD13	AD12	AD13	~MI	~MO	~MI	~MO
9	AD14	AD15	AD14	AD15	~STOP	~WAIT	~STOP	~WAIT
10	BSN0	BSN1	LA0	LA1	LA0	LA1	LA0	LA1
11	BSN2	BSN3	LA2	LA3	LA2	LA3	LA2	LA3
12	BSN4	BSN5	LA4	LA5	LA4	LA5	LA4	LA5
13	BSN6	~SEGT	LA6	LA7	LA6	LA7	LA6	LA7
14	ST0	ST1	ST0	ST1	ST0	ST1	ST0	ST1
15	ST2	ST3	ST2	ST3	ST2	ST3	ST2	ST3
16	~AS	~DS	~AS	~DS	~AS	~DS	~AS	~DS
17	N/~S	RD/~WR	N/~S	RD/~WR	N/~S	RD/~WR	N/~S	RD/~WR
18	~MREQ	B/~W	~MREQ	B/~W	~MREQ	B/~W	~MREQ	B/~W
19	D0	D1	D0	D1	D0	D1	D0	D1
20	D2	D3	D2	D3	D2	D3	D2	D3
21	D4	D5	D4	D5	D4	D5	D4	D5
22	D6	D7	D6	D7	D6	D7	D6	D7
23	D8	D9	D8	D9	D8	D9	D8	D9
24	D10	D11	D10	D11	D10	D11	D10	D11
25	D12	D13	D12	D13	D12	D13	D12	D13
26	D14	D15	D14	D15	D14	D15	D14	D15
27	~VI	~NVI	LA8	LA9	LA8	LA9	LA8	LA9
28	~NMI	~BUSRQ	LA10	LA11	LA10	LA11	LA10	LA11
29	~MI	~MO	LA12	LA13	LA12	LA13	LA12	LA13
30	~STOP	~WAIT	LA14	LA15	LA14	LA15	LA14	LA15
31	CLOCK	BUSACK	CLOCK	BUSACK	CLOCK	BUSACK	CLOCK	BUSACK
1	GND	GND	GND	GND	GND	GND	GND	GND